“光电子与微电子器件及集成”重点专项2018 年度项目申报指南

2018年10月26日19:28:32“光电子与微电子器件及集成”重点专项2018 年度项目申报指南已封锁评论 295 views

为落实《国度中持久科学和手艺成长规划纲要(2006—2020年)》提出的任务,国度重点研发筹算启动实施“光电子与微电子   器件及集成”重点专项。按照本重点专项实施方案的放置,现提出2018 年度项目申报指南。

本重点专项总体方针是:成长动静传输、措置与感知的光电  子与微电子集成芯片、器件与模块手艺,成立全链条光电子与微   电子器件研发系统,敦促动静范畴中的核心芯片与器件研发取得   严峻打破,改变我国收集动静范畴中的核心元器件受制于人的被   动场所荣耀,支撑通信收集、高机能算计、物联网与聪慧城市等把持  范畴的自主可控成长,满足国度成长策略需求。

AG平台女优本重点专项按照硅基光子集成手艺、同化光子集成手艺、微  波光子集成手艺、集成电路与系统芯片、集成电路设想编制学和器件工艺手艺 6 个立异链(手艺标的方针),共放置 49 个重点研究任务。专项实施周期为 5 年(2018—2022 年)。

2018 年,在6 个手艺标的方针启动26 个研究任务,拟支撑35—52 个项目,拟放置国拨经费总概算为6.5 亿元。凡企业牵头的项目须自筹配套经费,配套经费总额与国拨经费总额比例不低于1:1。

AG平台女优项目申报统一按指南二级标题问题问题(如 1.1)的研究标的方针进行。除特殊申明外,拟支撑项目数均为 1—2 项。项目实施周期不逾越 4 年。申报项方针研究内容须涵盖该二级题刻下指南所列的全数内   容和查核方针。根柢前沿类、共性环节手艺类项方针参研单元总  数不逾越 10 个,把持示范类项方针参研单元总数不逾越 15 个。

项目设 1 名项目担任人,项目中每个课题设 1 名课题担任人。

AG平台女优指南中“拟支撑项目数为 1—2 项”是指:在统一研究任务下, 当呈现申报项目评审功能前两位评分附近、手艺路线较着不合的环境时,将同时支撑这 2 个项目。2 个项目将采纳分两个阶段支撑的编制。第一阶段完成后将对 2 个项目施行环境进行评估,按照评估功能确定后续支撑编制。

  1. 硅基光子集成手艺
  • 硅基发光根柢理论及器件环节手艺(根柢前沿类)

研究内容:开展硅基高效发光材料的设想、制备和器件研制,  处置硅基光子集成手艺中缺乏硅基光源这一瓶颈问题。研究硅基掺杂与缺陷调控及高效发光机理;研究硅基纳米布局高效发光材料与器件;研究硅基稀土掺杂/缺陷电致发光材料及器件;研究锗锡Ⅳ族间接带隙发光材料能带调控和相关器件;硅衬底上Ⅲ-Ⅴ族等化合物半导体材料的外延成长和激光器。

AG平台女优查核方针:打破硅基高效发光材料和器件难题,研制出硅衬底上的多种激光器。设想和实现基于能带工程、掺杂工程、缺陷工程的 2 种以上新布局高效硅基发光材料;硅基纳米布局高效发光器件能量转移效率>65%,外量子效率>10%;研制的硅基稀土  掺杂/缺陷电致发光器件 800 小时效率衰减小于 25%;制备出具有间接带隙的锗锡发光材料,实现光泵和电泵激射;研制出硅衬底   上Ⅲ-Ⅴ族等化合物半导体激光器,实现室温持续激射,阈值电流   密度<100A/cm2,输出光功率达到 mW 量级。申请发觉专利 20 项以上。

  • Tb/s 级光传输用光电子器件及集成(共性环节手艺类, 拟支撑两项)

研究内容:研究 1Tb/s 级相关光调制芯片、相关光领受芯片和相关光模块手艺,包含高消光比的偏振扭转与偏振分合束手艺、   高速调制器、波分复用器、高精度 90 度混频手艺、宽带探测器阵列集成手艺;研制光调制和领受芯片的封装和模块,包含高速驱动电路与硅基相关光调制芯片的集成手艺、高速 TIA 等集成电路与硅基相关光领受芯片的集成手艺、相关光通信模块功能测试阐发、ESD 防护机能和靠得住性评估手艺。研究微米量级电光调制器的布局和机理,包含电场和光场的相互传染打动加强机制、新型高效电光调制编制、超小型高速电光调制器的制备工艺斥地及测试等。

查核方针:研制出总容量>1Tb/s 级传输的相关光收发芯片及

模块,实现高速硅光调制器、探测器、波分复用器和偏振复用器   等多种功能元件的片上集成及模块化封装。封装后模块的仿照调   制带宽和相关领受带宽>28GHz。收发模块误码机能、靠得住性和工   作温度应合适商用标准;光信号谱间隔<300GHz,进行 1Tb/s 级系统传输>600km 的把持验证。制备微米量级电光调制器,调制速度>40Gb/s,调制器有源区尺寸<10μm,器件带有 C 波段信号波长跟踪和锁定功能。具备批量出产能力,实现批量推广把持,  申请发觉专利 50 项以上。

  • 光接入用 100G PON 核心硅基光电子器件(共性环节手艺类,拟支撑两项)

研究内容:面向 25/50/100G PON 光收发模块的需求,研究低损耗高消光比的 25Gb/s 硅基光调制器、高活络度的 25Gb/s 锗硅光探测器,实现调制器、探测器、滤波器、光纤耦合器等功能器件的硅基集成。研究高线性度的硅基光调制器、锗硅光探测器、   波分复用器件及手艺,实现 50Gb/s 收发一体化硅光集成芯片; 研究高功率激光器与硅基光波导高效同化集成手艺;搭建光收发模块验证测试系统,斥地 25/50 Gb/s PON 硅基集成光收发模块工程样品;研究硅基多通道 100Gb/s PON 核心芯片及模块化封装手艺。

查核方针:实现单通道 25Gb/s 硅基光收发集成芯片,此中硅

基光调制器工作速度不低于 28 Gb/s、插损不大于 6.5 dB;锗硅光

探测器工作速度不低于 28 Gb/s;激光器芯片直流输出光功率不低于 60mW;实现单通道 50Gb/s 硅基光收发集成芯片;研制出基于硅基光电子集成芯片的 25/50 Gb/s PON 光收发模块工程样品,发射光功率不低于 3 dBm、领受活络度优于-20 dBm (BER = 1E-3)。验证硅基多通道 100Gb/s PON 的方案,实现 25/50 Gb/s PON 光收发模块批量出产与推广把持,申请发觉专利 45 项以上。

  1. 同化光子集成手艺
  • 复合微纳系统光子器件及集成(根柢前沿类)

AG平台女优研究内容:研究新型复合微纳光子布局中光场模式、模式密度和模式耦合,以及复合微纳布局中自由电子-激元耦合、声子- 光子耦合所发生的物理效应及机制;研究复合微纳系统中光自旋- 动量耦合、光子拓扑态传输、非互易传输、光子-光子相互传染打动、  光子-激子相互传染打动以及光场多维调控;研究同时兼备高空间分辩率和高时间分辩能力的精密观测和表征手艺;研制超小、超快、低能耗的微纳光电功能器件和超快高集成度的光子芯片手艺。

AG平台女优查核方针:在 460nm~760nm 可见光波段和 980nm~1700nm 近红外波段标准光纤到微纳光纤器件耦合效率≥90%,在 1550nm 波好处自由空间单模微纳光纤与硅基集成芯片输入/输出硅基波导之间的单偏振态双向耦合效率高于 50%;观测与表征手艺的空间分辩率高于 10nm,时间分辩率高于 100fs,视场范畴 1~100µm; 微纳光调制与光开关时间达到皮秒量级,泵浦功率为 10 kW/cm2 量级;持续光输出的微纳宽谱光源尺寸为十微米量级,波长范畴笼盖 200nm~1600nm,且紫外波段调谐范畴达 90 nm;实现片上光源、光逻辑器件、光调制器、光开关等功能布局和器件的集成,   功能器件的边缘距离为光波长量级,并进行集成芯片的功能演示验证。申请发觉专利 20 项以上。

  • 高迁移率 CMOS 与红外光子器件同化集成芯片手艺(根柢前沿类)

AG平台女优研究内容:研究具有高载流子迁移率且工作在红外波段的硅衬底制备手艺;研究与光子器件集成的硅基高迁移率 CMOS 器件制备环节手艺;研究基于工作波长在 2~5µm 红外波导的探测器、调制器和激光器及其与高迁移率 CMOS 器件的同化集成工艺;研究同化芯片制造环节工艺和硅光电同化芯片集成工艺以及光互连集成手艺。

查核方针:锡组份大于 12%的锗锡合金材料,MOS 布局载流子浓度为 3×1012cm-3 时,载流子无效迁移率逾越硅材料的 3 倍, 锗锡红外探测器 2µm 波长响应度>120 mA/W , 器件截止波长>2.7µm;硅基绝缘层上高迁移率 CMOS 器件集成,载流子浓度为3×1012cm-3 时,沟道载流子迁移率逾越硅CMOS 器件的3 倍,

AG平台女优器件工作电压和开关比优于齐截尺寸硅器件;实现至多两种 8 英寸硅衬底上红外光子器件与高迁移率 CMOS 器件的同化集成芯片,速度大于 40 Gb/s,工作波长在 2~5µm;红外激光器 5µm 室温持续输出功率>2W、单模功率>1.5W、单模调谐范畴 30nm;

AG平台女优5µm 单模激光器的室温持续工作阈值功耗<0.6W,并实现红外激光器与III-V 族 MOSFET 器件集成。上述器件能够大概大体进行系统演示。申请发觉专利 20 项以上。

  • 面向骨干网通信把持的 400GE 光收发阵列芯片研究(共性环节手艺类,拟支撑两项)

AG平台女优研究内容:研究高功率激光器和高速调制器阵列集成芯片、  高平均性多通道波分复用芯片、高速度宽光谱高活络探测器阵列   芯片手艺;研究激光器、调制器、探测器以及波分复用芯片的单  片/同化集成手艺;研究 400Gb/s 高线性光发射与领受集成光模块手艺;研究激光器芯片波长不变与调控手艺;研究光发射与领受  集成芯片与器件自校准测试和封装手艺。

查核方针:研制出光发射阵列芯片和领受阵列芯片,传输速  率达到 400Gb/s;单信道调制或响应带宽>25GHz;最小发射光功率>-2.8dBm/通道,领受活络度<-7.1dBm;研制出八通道合分波功   能的同化或单片集成芯片,波长范畴为 1272.55~1310.19nm,合适 LR8 标准;系统演示实现>10km 单模光纤无误码传输。具备批量出产能力,实现系统示范把持,申请发觉专利 50 项以上。

  • 面向数据核心把持的宽带光收发集成器件及模块(共性 环节手艺类,拟支撑两项)

研究内容:为满足多通道大容量光互连的需求, 研究4×100Gb/s 光发射与领受集成器件及模块。研究 4 通道高功率单模激光器芯片手艺;研究 4 通道调制器芯片手艺;研究 4 通道探测器芯片手艺;研究 4×100Gb/s 光收发模块手艺及系统把持。

查核方针:波长分拨 1271/1291/1311/1331nm,波长精度为+/-6.5nm;调制器及探测器 3dB 带宽>40GHz;激光器单元激光器出光功率不小于 20mW,激光器与调制器光耦合效率>50%;收端活络度<-5dBm@BER 2E-4;收发模块数据传输速度 400Gb/s,每通道输出功率>-2.0dBm,合波总功率>4.0dBm。4×100Gb/s 收发模块完成系统功能演示,传输距离 500m 以上,消光比>3.5dB。具备批量出产能力,实现批量发卖,申请发觉专利 55 项。

  • 面向短距离光互连把持的多模光收发芯片、器件与模块(共性环节手艺类,拟支撑两项)

研究内容:研究波长 850nm、速度 25Gb/s 的面发射激光器(VCSEL)芯片设想与制备工艺;研究低暗电流、高响应度的850nm 波段探测器芯片设想与制备工艺;研究多模单通道 25Gb/sVCSEL 驱动节制电路手艺;研究多模单通道 25Gb/s 和 4×25Gb/s的放大及时钟恢复电路手艺;研究多模 4×25Gb/s 同化集成光收发模块手艺与系统把持。

查核方针:实现 25Gb/s VCSEL 芯片,工作波长 840~860nm,3dB 带宽>20GHz,阈值电流<1.5mA;实现探测器芯片的领受波长达到 830~870nm,3dB 带宽>20GHz,暗电流<0.1nA,响应度>0.5A/W;实现 4 通道集成化光收发模块,传输速度达到4×25.78Gb/s 或 4×28.05Gb/s , 可编程范畴≥ 12.8mA , 总功耗<1000mW;完成多模 4 通道集成光收发模块在光互连中的把持演示,实现不低于 100 米多模光纤传输。具备批量出产能力,实现批量推广把持,申请发觉专利 35 项。

  • 相关光通信系统中的光发射与调控集成芯片手艺(共性 环节手艺类,拟支撑两项)

研究内容:研究窄线宽激光器高频调制与发光特征;研究可  调谐激光器波长调谐与不哗变制机制;研究集成化超窄线宽半导   体激光器芯片设想与制备手艺;研究高稳频窄线宽激光器与调制   器同化集成手艺。研究集成化宽调谐窄线宽半导体激光器芯片设   计与制备手艺;研究宽调谐窄线宽激光器与相关领受均衡探测器  的同化集成手艺。

查核方针: 高稳频窄线宽激光器频次不变度标准方差<10-8@100s,线宽<10kHz;与双偏振双载波调制器(含驱动)实现模块化集成,调制速度不低于 400 Gb/s,输出功率≥1mW。集成化可调谐窄线宽半导体激光器的线宽<50kHz,波长调谐范畴≥35nm(C 波段),输出功率≥20mW,波长调谐精度<±2.5GHz;与混频器、均衡探测器、跨阻放大器和偏振分束器等相关领受系统  进行同化模块化集成。完成 400Gb/s 相关光通信系统演示验证, 申请发觉专利 20 项以上。

  • 无源光收集中的 25G/100G 同化光子集成芯片及模块(共性环节手艺类,拟支撑两项)

AG平台女优研究内容:研究面向无源光收集(PON)的高功率 25G 激光器芯片手艺;研究面向 PON 的高活络度 25G APD 芯片手艺;研究基于同化集成手艺的 PON 收发组件的封装手艺与工艺;实现突发领受与高效的 FEC 功能,完成 25/50G 或 25/100G 及以上速度 PON 光模块斥地与小批量出产,实现 PON 收集示范把持。

查核方针:面向 PON 把持,25G 激光器芯片发射光功率≥10dBm,消光比>6dB, 3dB 带宽≥21GHz;25G APD 芯片活络度<-26dBm(25Gb/s@BER 1E-3),3dB 带宽≥21GHz;实现基于同化集成手艺的 PON 收发组件的发射光功率≥3dBm,领受活络度<-23dBm(25Gb/s@BER 1E-3);实现支撑滑润升级的 25/50G及以上 PON 光模块与示范把持,每个通道功耗<1.5W,与现有10G PON 兼容;开通一个试验局,实现批量出产与推广把持,申请发觉专利 35 项。

  • 面向 5G 把持的光传输核心芯片与模块(共性环节手艺类,拟支撑两项)

研究内容:研究宽温、高线性 25Gb/s DFB 激光器芯片设想、制备与持久靠得住性评价手艺;研究高线性 25Gb/s EML 芯片设想与制备手艺;研究 25Gb/s 波长可调谐激光器芯片设想与制备手艺;研究单通道 50Gb/s(PAM4 格局)高线性度激光器驱动、高线性度高活络度 TIA 芯片手艺、PAM4 调制与解调及非线性填补与信号均衡等集成芯片手艺;研究 25Gb/s DFB 激光器宽温封装与 25Gb/s EML 器件封装手艺及光收发模块设想的电信号完整性、热打点手艺。

查核方针:实现高靠得住性、宽温、高线性 25Gb/s DFB 芯片, 小信号调制带宽达到 18GHz,输出光功率达到 10mW,工作温度范畴满足-40~+85℃,激光器进行 1000 小时老化试验,光功率变化不逾越 1.0dB;实现 C 波段 25Gb/s EML 芯片的小信号调制带宽达到 22GHz,输出光功率达到 2mW;实现 C 波段 25Gb/s 可调谐激光器芯片的小信号调制带宽达到 20GHz,波长调谐范畴≥35nm;实现单通道 50Gb/s (PAM4 格局) 光收发集成电路芯片, 激光器驱动单元小信号调制带宽达到 22GHz,PAM4 收发芯片电接口插损≥30dB;TIA 输出小信号带宽达到 22GHz;研制单通道

AG平台女优25Gb/s 宽温光收发模块与 50Gb/s、100Gb/s、200Gb/s 非相关调制浓密波分光收发模块,宽温光模块满足工作温度范畴-40~+85℃,   消光比>4.0dB,领受活络度>-11.0dBm,浓密波分光收发模块满足单载波 50Gb/s。完成相关器件模块在典型 5G 场景下的把持演示,具备批量出产能力,实现批量推广把持,申请发觉专利 60 项。

  1. 微波光子集成手艺
  • 宽带无线接入微波光子芯片根柢研究(根柢前沿类,拟 支撑两项)

研究内容:研究大功率低噪声半导体激光器及阵列芯片、宽  带低半波电压电光调制器及阵列芯片以及宽带高饱和光探测器及   阵列芯片;研究宽带、高精度二维微波光子波束构成芯片、频次   和带宽高速可重构微波光子滤波器及阵列芯片以及宽带、高遏止   比光学单边带调制芯片;研究多频段微波光子融合传输与宽带无   线接入手艺、微波光子多芯传输与多制式无线信号的融合接入技  术以及宽带微波光子多波束手艺及其无线接入手艺。

查核方针:单通道半导体激光器输出光功率≥160mW、RIN 噪声≤-160dBc/Hz,10 通道半导体激光器阵列芯片单通道输出光功率≥80mW、通道间隔 200GHz、RIN 噪声≤-155dBc/Hz;电光调制器及阵列芯片调制带宽≥40GHz、半波电压≤4V;光电探测器及阵列芯片带宽≥40GHz、饱和光功率≥100mW;波束构成芯   片瞬时带宽≥4GHz、延时精度≤±0.3ps、通道数 4×4;可重构滤波器及阵列芯片频次调谐范畴≥40GHz、射频带外遏止比≥60dB、响应时间≤100μs;单边带调制芯片频次笼盖 8~40GHz、边带遏止比≥30dB。实现频段数≥2、动态范畴 ≥120dB·Hz2/3 的多频段微波光子融合传输;实现信道数≥8、串扰≤-20dB 的多制式无线信号多芯传输与分拨;实现波束数目≥4、瞬时带宽≥4GHz 的宽带微波光子多波束收发。申请发觉专利 30 项。

  • 光子仿照信号措置芯片根柢研究(根柢前沿类)

AG平台女优研究内容:研究可重构光子仿照措置芯片手艺,在光子集成芯片上实现微分、积分和希尔伯特变换等信号措置功能的可重构;   研究光子集成芯片与微波集成电路的同化集成,研制集成化可调谐微波信号发生芯片。研究集成化宽带色散延时芯片与器件;研究超宽带线性调频信号发生的微波光子芯片;研究超宽带肆意波形发生的系统集成。

查核方针:光子仿照信号措置芯片瞬时带泛博于 40GHz,信号措置功能可在微分、积分和希尔伯特变换之间切换,信号措置误差小于 10%;实现芯片级可调谐光生微波源,微波信号频次笼盖范畴 6~18GHz,相位噪声低于-90dBc/Hz@10kHz,平展度<3dB。集成化色散延时芯片的光谱带泛博于5nm,色散值大于100ps/nm;线性调频信号频谱笼盖 10~ 60GHz;肆意波形频谱笼盖范畴10~60GHz,采样率不小于 100GS/s。申请发觉专利 30 项。

  1. 集成电路与系统芯片
  • 超低功耗、高靠得住和强及时微节制器芯片手艺(共性关 键手艺类)

研究内容:面向物联网节点超长待机和免维护的把持需求,  研发超低功耗微节制器芯片;研究宽电源电压范畴的片上存储器   和标准单元、微瓦级数模转换器、纳瓦级间隙式片上振荡器、宽   负载高效率电源转换器和自顺应动态电压频次安排手艺。面向工   业节制把持场景下苛刻工作环境和强及时性的把持需求,研发高   靠得住强及时微节制器芯片;研究措置器及时措置手艺、高靠得住性   加强及容错手艺、宽温度工作范畴和工业节制通信加强型总线设  计手艺。

AG平台女优查核方针:实现一款面向物联网把持的超低功耗微节制器芯  片;采用国产嵌入式低功耗 CPU 核、内嵌非易失存储器 NVM 和静态随机存储器 SRAM、模数转换器 ADC 和电源打点等电路, 支撑宽电源电压(0.6×VDD~1.0×VDD)工作,动态电流(CPU 核运转基准法度 dhrystone)小于 10μA/MHz,休眠电流(包含32kHz 晶振电路、及不时钟 RTC 电路和 2kB 数据连滚存储器)小于 300nA,基准测试法度 EEMBC ULPMark CP(3.0V)得分 300以上;基于该芯片完成云布景下的物联网示范把持。实现一款面   向工业节制把持的高靠得住强及时微节制器芯片;内嵌强及时措置  器、支撑校验和纠错的片上 NVM 和 SRAM、ADC 和电源转换等电路,工作主频大于 200MHz,高档第事务硬件及时响应时间小于 10ns,工作温度范畴达到工业级标准-40℃~85℃,IEC61000-4-2标准下 ESD 测试不低于 2kV,基于该芯片完成智能制造/电机节制/轨道交通/车辆动力至多一款产物的示范把持。

  • 面向动静平安的动态可重构系统芯片手艺(共性环节技 术类)

研究内容:面向云算计、大数据等把持场景下的高平安暗码  算计及非黑盒攻击问题,研发具备主动防御特征、电路随算法变   化而快速变化的新型动态可重构动静平安系统芯片;研究支撑主   流暗码算法的动态可重构芯片算计模式、硬件架构、映照编制、   软硬件协同设想机制等环节手艺,研究可重构芯片的平安白片关   键手艺,研究采用动态局部重构手艺减弱侧信道攻击的编制,研   究基于可重构芯片的物理不成克隆函数设想手艺,研究动态可重  构芯片集成斥地东西的设想手艺。

AG平台女优查核方针:采用 28nm 或更前辈工艺实现一款面向动静平安把持的高能效、高矫捷和高平安的动态可重构系统芯片;该芯片支撑分组、序列和杂凑等 30 种以上国表里支流暗码算法,支撑动态局部重构和对算法簇的硅后扩展:单个算法重构时间小于100ns、拔擢动静量小于 10kB,能量效率平均达到支流 FPGA 芯片的 10 倍以上;该芯片的事理图或邦畿中不包含算法的完整动静;在该芯片上实现 AES 和 SM4 等算法,采用动态局部重构等手艺无效减弱侧信道攻击,相对于采用之前,抵御典型差分功耗  攻击的能力至多汲引 2 个数量级;采用动态局部重构等手艺在该芯片上实现物理不成克隆函数,无效激励响应≥2^128,内核误码   率≤1E-8;完成该芯片集成斥地东西的研制;基于该芯片完成面   向动静平安把持的演示样机;环节手艺把持于我国核心部门的信  息平安配备。

  • 超高速数据率与宽带可重构射频芯片手艺(共性环节技 术类)

AG平台女优研究内容:面向车联网、机械人等复杂物联网场景的宽带无  线接入把持,研发宽带可重构射频系统集成芯片;研究工作频次   和信道带宽的宽范畴可重构手艺,研究领受机强抗干扰手艺,研   究宽带高能效发射机手艺,研究宽带可重构调制与解调手艺。面  向宽带 WiFi、虚拟现实等超高速无线连策把持,研发超高数据率射频集成芯片;研究超高数据率调制解调电路手艺,研究全集成MIMO 手艺,研究在片集成高效率功率放大器电路手艺。

AG平台女优查核方针:实现一款宽带可重构射频芯片;芯片工作频次笼盖 0.4GHz~6GHz,最大瞬时信道带宽不低于 20MHz,0dBm 堵塞(偏离载波 20MHz 处)下的领受机噪声系数低于 10dB,领受机功耗最大不逾越 50mW,片上集成功率放大器,发射功率不低于23dBm,发射机功耗不高于 1W @23dBm 输出功率,发射机 EVM 不低于 30dB,支撑不少于 3 种通信和谈的及时可重构;基于该芯片完成演示样机,并针对车联网、机械人等复杂物联网把持场景,   完成演示系统。实现一款超高数据率射频集成芯片;支撑256QAM 等复杂调制编制,通信峰值数据率不低于 10Gbps,通信距离不低于 10m;基于该芯片完成演示样机,并针对高速 WiFi、虚拟现实等高速无线互连把持,完成演示系统。

  • 面向大数据传输的超高速传输互连芯片手艺(共性环节 手艺类)

AG平台女优研究内容:针对大数据、云算计和高机能算计等把持场景,  研发超高速传输互连芯片;研究超高速串行传输接口 PHY 物理层电路手艺,研究低误码率多元幅度调制与解调电路手艺,研究   自顺应可拔擢均衡电路手艺;研究低颤栗时钟恢复电路手艺,研   究低颤栗时钟发外行艺;研究多通道低延迟互连接口节制器设想   手艺,研究高靠得住编解码重传手艺,研究功耗节能打点与优化技  术,研究 BIST 回环自测试手艺;研究超高速串行传输接口芯片的封装与测试验证手艺。

查核方针:实现一款把持于大数据传输的 100Gbps 串行接口收发 PHY 原型芯片;单 Lane 收发器速度支撑 100Gbps,误码率≤1E-6,功耗≤2W/Lane,支撑多幅度调制 PAM 编码或 NRZ 编码格局,支撑可拔擢均衡功能。实现一款把持于大数据传输的超  高速互连原型芯片;单 Lane 链路数据率不少于 50Gbps,支撑 2~4 路链路绑定协同传输,支撑全速模式和半速模式,支撑 FEC 功能可拔擢,FEC 更正前 BER 容限不低于 1E-5 量级,支撑链路层重传,支撑 BIST 自测试功能,含 PRBS31 等通用码型,支撑 P/N 极性倒置、Lane 反转功能,支撑均衡参数的主动优化,支撑功耗节能打点与节制机制;并完成面向大数据传输的超高速互连原型  芯片把持演示样机。

  • 高能效人机交互芯片手艺(共性环节手艺类)

研究内容:面向下一代物联网挪动智能终端对人机交互的把持需求,研发高能效、高精度、高感知性、高反馈性的人机交互芯片;研究低功耗高精度压感检测电路手艺,研究低功耗高精度真皮指纹检测电路手艺,研究低功耗高活络度手势探测电路手艺,   研究集成多种信号传感和智能措置手艺的低功耗片上系统。

查核方针:实现高能效人机交互芯片;压感检测范畴达到0~5kPa,活络度≥2μF/kPa,功耗≤70μW;真皮指纹检测的拒真率≤0.01%,认假率≤0.0001%,图像分辩率≥500DPI,指纹识此外响应延时≤500ms,指纹识别功耗≤40mW,待机功耗≤10μW;   及时手势识别切确率≥90%,手势识别功耗≤38μW@1FPS,终端设备手势唤醒功耗≤3.5μW@1FPS;基于研制芯片完成演示样机及其演示系统。

  • 高精度毫米波/太赫兹雷达与成像芯片手艺(共性环节技 术类)

研究内容:面向高精度三维成像雷达把持,研发硅基高精度毫米波雷达芯片;研究毫米波频次源生成电路的低相噪手艺,研究毫米波收发系统的宽带持续波调频和脉冲调制电路手艺,研究毫米波功率放大器的高效率功率合成与发弓手艺,研究毫米波领受机的低噪声电路手艺,研究毫米波收发通道隔离手艺。面向生物医学成像把持或安检成像把持,研发硅基太赫兹成像阵列芯片;   研究太赫兹天线阵列手艺,研究太赫兹低噪声能量检测电路及其阵列手艺,研究高分辩率太赫兹成像阵列手艺。

AG平台女优查核方针:实现一款硅基高精度雷达芯片;芯片工作频次高  于 100GHz,支撑持续波调频、脉冲等多种雷达系统编制,最大带宽不低于 2GHz,输出功率不低于 10dBm,领受噪声系数优于 15dB @1MHz IF(FMCW 雷达系统编制),单片集成阵列规模不少于 4 发 4 收,收发通道隔离度优于 25dB,功耗低于 2W;基于该芯片完成三维成像雷达样机及其演示系统,距离分辩率优于 0.075m,角度分辩率优于 5°,探测距离不低于 20 米。实现一款硅基太赫兹成像阵列芯片,领受信号频次不低于 220GHz,领受机活络度优于45pW @1kHz 带宽,单片集成阵列规模不少于 4×4,功耗低于1.5W;基于该芯片完成面向生物医学成像把持或安检成像把持的   太赫兹成像样机及其演示系统,角度分辩率优于 0.1°。

  • 植入式微纳集成芯片与集成系统(根柢前沿类)

研究内容:面向有源植入式医疗器械把持,研发植入式微纳集成芯片与集成系统;研究高效无线自供能与超低功耗无线寄生通信电路手艺;研究高精度、超低功耗微纳传感器信号检测和微纳施行器节制电路手艺;研究高精度、高能效生物电信号检测与刺激电路手艺;研究小尺寸、高精度植入式压力传感器和小尺寸、   低发烧植入式微泵;研究满足生物相容性、气密性和 GMP 认证要求的有源植入式微纳集成系统的封装、集成与制造手艺;面向医学诊疗把持,研发植入式诊疗用微纳集成芯片与集成系统和植入式电心理微纳集成芯片与集成系统,并进行基于动物测验测验的临床把持研究。

AG平台女优查核方针:实现面向有源植入式医疗器械的微纳集成芯片;  采用无线供电,传输功率 PDL≥10mW,传输效率 PTE≥60% @10mm 植入深度,领受线圈≤20mm × 20mm × 1.5mm;无线通信数据率≥250kbps @ 10mm 植入深度,误码率≤1E-6;微纳传感器信号检测精度≥8 比特,采样率≥20kS/s;生物电信号检测输入参考噪声 rms 值≤5μV,信号带宽 1Hz~1kHz;生物电刺激精度≥8 比特,最小脉宽时间≤10μs,电压型刺激笼盖范畴 0~7V,电流型刺激笼盖范畴 0~2mA;实现植入式压力传感器,压力检测范畴-20~300mmHg,精度≤±1.5mmHg,瞬时功耗≤0.5mW,尺寸

AG平台女优≤3mm×3mm×1.5mm;实现植入式微泵,无机械勾当部件,无气   泡发生,盲目烧≤1℃,尺寸≤3mm×3mm×1.5mm,驱动电压≤

AG平台女优5V,流量≥2μL/min;基于该芯片、压力传感器和微泵,针对青   光眼等致盲性疾病的诊疗把持,实现植入式诊疗用微纳集成系统  的功能样机;针对 1 种迷出神经电刺激诊疗把持,实现植入式电心理微纳集成系统的功能样机;达到生物相容性、气密性和 GMP 认证的手艺要求,并完成基于动物测验测验等手段的功能演示。

  • 加快深度进修的新型算计架构研究(根柢前沿类)

AG平台女优研究内容:面向物联网节点和边缘设备低功耗智能措置的迫  切需求,研发自顺应重构、存内算计和数模同化的高能效深度学   习措置芯片;研究可重构、可扩展的深度进修算计架构,研究精   度自顺应的算计单元和空间并行的单元阵列,研究支撑存内算计  的 CMOS 静态随机存储器,研究精度可控的数模同化算术运算单元,研究片上自进修手艺和算计架构,研究运算误差容忍的深度进修熬炼编制。

查核方针:实现深度进修措置芯片;支撑不合布局和规模的神经收集算计,卷积收集算计的等效峰值能效比≥100TOPS/W,   芯片总体功耗不高于 500mW;算计单元阵列峰值独霸率不低于90%;支撑片上存内算计,具无数据存储和卷积算计两种模式,存储器单元失效率小于 1E-6;支撑数模同化算计,工作电压范畴0.6VDD~1.0VDD,支撑 PVT 校准,仿照算计引入的识别率丧失不逾越 2%;满足支流深度进修把持的算计精度要求,针对支流图像数据集识别率达到 92%以上。

4.9 随机算计新架构(根柢前沿类)

AG平台女优研究内容:研究面向随机算计架构的 CMOS 电路设想手艺; 研究基于随机算计本身容错性的电路功耗和硬件开销优化手艺; 研究在超低电压工作下随机算计电路的鲁棒性及电路-器件协同优化手艺;研究面向随机算计的数据编码编制、方针函数实现编制、以及通用的电路阐发东西;研发面向可容错把持的随机算计芯片;试探新兴器件在随机算计中的把持,及其与 CMOS 同化集成的设想编制。

查核方针:研制的随机算计芯片,对于典型的可容错把持,  满足在电路单元错误率为 1%的环境下,把持误差不逾越 5%;芯片能耗较保守二进制算计电路降低 5 倍以上;成立通用的随机算计电路阐发东西,能够大概大体实现随机序列生成器和数据通路的协同阐发,能够大概大体实现与保守二进制算计模块在把持平豆割协调。

  1. 集成电路设想编制学
  • 超低电压高精度时序阐发手艺(共性环节手艺类)

研究内容:针对超低电压电路时序波动大、保守静态时序分  析编制难以合用的问题,研发超低电压高精度时序阐发 EDA 东西;研究超低电压前提下电路时序分布模子,环节时序路径的快   速拔取编制,环节路径的高精度仿真编制,环节路径时序良率分   析编制,环节路径时序统计阐发编制和电压活络度阐发编制,以  及大规模电路的时序并行化阐发编制。

查核方针:实现超低电压高精度时序阐发 EDA 东西;支撑40nm 及以下前辈工艺,电路规模≥1000 万门,支撑宽幅、变工作电压的时序阐发(0.6×VDD~1.1×VDD,10 个电压节点以上, 此中 VDD 是指集成电路工艺对应的标准电源电压),单条环节路径的延时统计阐发对比 6 sigma 蒙特卡洛仿真误差≤5%,速度汲引≥1000 倍;基于该东西实现把持示范,支撑 2 款以上超低电压芯片的设想流片。

  1. 器件工艺手艺
  • 超陡摆幅极低功耗新事理器件及电路(根柢前沿类)

研究内容:研究基于隧穿机理的超陡亚阈摆幅新事理器件的材料与布局设想、环节工艺与集成手艺,以及该新事理器件的涨落和靠得住性问题;研究基于其它机理的超陡亚阈摆幅新事理器件   的物理机制及工艺制备手艺;研究超陡亚阈摆幅新事理器件的物  理模子及其极低功耗集成电路设想手艺。

AG平台女优查核方针:研制出基于隧穿机理的超陡亚阈摆幅器件,工作  电压<0.4V,平均亚阈摆幅<60mV/dec,电流开关比>1E-6;获得   基于隧穿机理的超陡亚阈摆幅器件的涨落和靠得住性的统计规律;  研制出基于其他机理的超陡亚阈摆幅器件,同时满足工作电压<0.4V,最小亚阈摆幅<40mV/dec,电压回滞<10mV;成立合用于   电路仿真与设想的超陡亚阈摆幅新事理器件的物理解析模子;基  于超陡亚阈摆幅新事理器件实现 1—2 种极低功耗集成电路,功耗较保守 CMOS 集成电路降低 40%以上,并在大规模集成工艺平台上实现验证。

  • 新型嵌入式阻变存储器研究(根柢前沿类)

研究内容:研究基于阻变机制的新型非易失存储器件的物理  机制及其机能优化编制;研究合用于嵌入式把持的阻变存储材料  和布局设想、基于 CMOS 平台的制备工艺以及嵌入式同化集成手艺;研究新型嵌入式阻变存储器的阵列架构、操作编制及节制电  路等芯片环节手艺。

查核方针:实现基于阻变机理的嵌入式非易失存储器演示芯片,并基于 40nm 及以下工艺节点 CMOS 平台进行嵌入式集成,操作功耗≤0.1pJ/bit,读写速度≤50ns,工作电压≤1.5V,在 125℃下的数据保持能力≥10 年,擦写能力≥1E6 次,芯片容量≥128Mb。

  • 仿生神经形态突触/神经元器件与电路(根柢前沿类) 研究内容:研究高精度仿生神经形态突触器件,包含研究低

功耗突触器件及其机能优化编制;研究基于突触可塑性实现类脑  动静措置功能的编制;研究可实现对生物神经元整合、发放特征  高精度仿照的低功耗神经元器件与电路;研究仿生神经元器件与  电路的面积与功耗优化手艺。研究基于仿生神经形态器件及电路  的神经收集,并试探其在方针识别、智能信号措置等范畴的把持。  查核方针:实现神经形态突触器件,突触器件权值精度≥6bit,开关比≥1E-3,尺寸≤50nm,响应速度≤20ns,单次脉冲   操作功耗≤0.1pJ,突触阵列规模≥4k;基于突触器件实现脉冲时   间依赖可塑性、双脉冲易化现象、异源性可塑性等特征;实现基   于神经形态器件的神经元电路,基于神经形态器件的神经元可稳  定实现脉冲发放特征,发放频次安排范畴达到 1kHz~1MHz,单次发放功耗≤1nJ,最小神经元面积≤100nm×100nm;基于该器  件与电路,对具有自主进修能力的神经收集进行演示验证。

weinxin
扫码,关怀科塔学术公家号
勤恳于成为国内领先的科研与学术成本导航平台,让科研工作更简单、更无效率。内容专业,动静切确,更新及时。
avatar